您的應用　>　FPGA 設計的建模、模擬實現和驗證

FPGA 設計的建模、模擬實現和驗證

MathWorks的硬體描述語言轉碼器(HDL Coder™)和HDL設計驗證工具(HDL Verifier™)，能幫助您進行FPGA和ASIC設計開發工作，在幾天或幾個星期內就完成原本需要幾個月時間的 FPGA 設計。此外，硬體描述語言轉碼器也整合了Xilinx®以及Altera®的FPGA設計工具和IP，提供您優化目標硬體的實現工作。

透過HDL Coder和 HDL Verifier，您可以：

在MATLAB和Simulink中建立 模型、模擬及探索演算法		從MATLAB®和Simulink®編撰Xilinx和Altera FPGAs產品程式
	能自動產生無論是目標硬體無關或根據目標硬體優化的 HDL程式碼		對照系統級規格驗證 HDL 設計

您還可以使用HDL Coder和 HDL Verifier產生及驗證獨立於目標硬體的Verilog或VHDL的ASIC設計。

了解更多： 利用HDL Coder和HDL Verifier進行FPGA和ASIC設計 硬體與軟體的協同設計及驗證 HDL Coder與Xilinx System Generator的搭配使用 HDL Coder與Altera DSP Builder 的搭配使用 MATLAB and Simulink支援的FPGA開發板子

Siglead MATLAB, Simulink及HDL Coder對我們是不可或缺的，透過MathWorks的工具，我們進行模擬、除錯以及驗證設計是否是一個可執行的規格，甚至是產生原始的HDL程式碼，幾乎花不了多少時間