terasoft

MATLAB® & Simulink®與混合訊號系統

類比和混合訊號系統的分析、設計、與驗證

MATLAB 與 Simulink可協助你進行混合訊號系統的行為建模、快速設計探索、設計之前的分析、驗證等任務。

在開始積體電路(integrated circuits，ICs)的設計時，你可以利用Mixed-Signal Blockset™(混合訊號模塊組)提供的PLLs和ADCs模型，建立以資料表單來描繪規格的模塊，並且納入類比損耗。內建的分析工具與量測測試平台(testbenches)可讓驗證工作變得更容易。

針對像是PCI Expres®、USB、DDR、Ethernet等高速連接的分析，可以使用SerDes工具箱(SerDes Toolbox™)來建立和評估通道等化器的規劃並為通道模擬自動產生IBIS-AMI模型。

    MATLAB和Simulink可協助下列幾種任務：
  • 為PLLs、DACs、ADCs、SerDes、SMPS等混合訊號系統建立行為模型
  • 遵照由上而下(top-down)的方法評估類比-數位設計取捨
  • 透過協同模擬或建立SystemVerilog模組和IBIS-AMI模型來連接系統層級型與EDA工具
  • 對高速串列和並行鏈路進行模擬和分析來提高訊號完整性(signal integrity)
  • 在生產測試晶片之前進行類比/數位硬體和控制邏輯等設計驗證

焦點影片

利用MATLAB與Simulink進行類比混合訊號的設計、驗證及分析

觀看影片 / 下載投影片

使用MATLAB進行混合訊號系統設計

混合訊號分析

混合訊號分析

在最高層級的抽象概念階段，你可以利用MATLAB來分析基本系統架構；比如：二階還是三階的三角波調變器(sigma-delta modulator)比較好？哪一種PLL最合適？波德圖(Bode plots)對於系統的穩定性透漏了些什麼？

MATLAB和Simulink的分析工具可以幫你探索設計空間並找出設計的最佳的起始點。舉例來說，混合訊號模塊(Mixed-Signal Blockset)利用MATLAB功能來執行PLLs的閉路及開路靜態分析，並快速設計出迴路濾波器(loop filters)。

MATLAB提供比試算表或C/C++等傳統編程語言更強大的分析和視覺化功能。不過，MATLAB可以與Microsoft® Excel®和C/C++整合，所以可以不用捨棄原本的投入的心血。

了解更多
由上而下的混合訊號設計

由上而下的混合訊號設計

模擬帶有嵌入式數位訊號處理和控制演算法的類比電路。使用Mixed-Signal Blockset提供的行為模型與量測測試平台來進行類比/混合訊號系統的設計與分析。

在這些類比/混合訊號設計進入產品化之前，準確建模和快速的系統層級模擬扮演至關重要的角色。MATLAB與Simulink產品可幫助你執行這些描述類比電子元件的任務，方法是以傳遞函式抽象等級使用連續時間訊號，或者透過Simscape Electrical建立電壓、電流、和元件模型，例如RLC元件、op-amps、以及切換開關。

你可以使用浮點準確性在演算法層級描述數位電子，或者利用任意長度的定點資料類型執行bit-accurate的模擬，包含量化和飽和效果。最後，產生以FPGA與ASIC設計為目標的可合成HDL程式碼。

MathWorks也達成與Cadence®合作，提供幾種支援能力。你可以在Xcelium™模擬器對由Simulink模型和HDL組成的設計進行協同模擬，以及對在Spectre® AMS Designer(類比)建模的電路與Spectre AMS Connector(混合訊號)進行協同模擬。你也可以在Cadence SystemVerilog工作流程整合Simulink子系統的行為。最後，你可以使用Cadence Virtuoso ADE MATLAB Integration Option將電路層級瞬變、AC、DC模擬資料庫匯入至Mixed-Signal Analyzer app來視覺化、分析混合訊號資料，並從中找出趨勢。

了解更多
混合訊號驗證

混合訊號驗證

系統層級模型需與設計流程的下一個步驟銜接。有幾種可以使用MATLAB和Simulink模型做為SPICE模型、HDL程式碼或硬體測試工具的不同方法。

協同模擬(cosimulation)是一種不同工具間執行的連結。在每一次的模擬階段，資料會在工具之間進行交換，幫助它們一起執行同一個模型的模擬。在類比領域，Cadence® Spectre® AMS Designer提供能夠連結到Simulink的協同模擬。而在數位領域， HDL Verifier™為迴圈測試(in the loop testing)提供了到第三方HDL模擬器及FPGA板的連結。

對於迴歸測試和功能驗證環境的再利用，你可以將MATLAB演算法和Simulink模型匯出為SystemVerilog模組，使用HDL Verifier附加的ASIC測試平台來借助DPI-C介面的優勢。

你可以透過MATLAB分析IC模擬結果，將資料以更有效的方式視覺化，然後更進一步地透過最佳化、機器學習、深度學習等技巧來精進行為模型。

裝置測試是混合訊號驗證的最終階段。在這個階段，MATLAB和Simulink與各種測試設備整合，幫助你建立可透過模型、控制測試設備、分析結果來建立測試向量的測試系統。

了解更多
鎖相迴路(Phase-Locked Loops，PLL)

鎖相迴路(Phase-Locked Loops，PLL)

電晶體層級的模型雖然精確，不過在鎖相迴路設計的速度卻相當緩慢。反饋迴路(feedback loop)通常需要長時間的模擬來捕捉鎖定時間，還有少部分的模擬時步來精準預測相位雜訊(phase-noise)效果。Simulink和Mixed-Signal Blockset利用一個可變步階求解器(variable step solver)，不需要過抽樣(oversampling)，就可以讓PLL的模擬速度加快。

而對於傳承下來的控制設計，Simulink提供一個模擬引擎。這個模擬引擎在以反饋迴路進行系統模擬時十分有效率。有了行為建模與快速模擬方法的結合，PLL設計的模擬可以從原本需要幾天的時間縮短為幾個小時或幾分鐘內便可完成。

了解更多
資料轉換器 (ADC/DAC)

資料轉換器 (ADC/DAC)

快速模擬連續與離散時間訊號的能力是設計及驗證類比數位轉換器(analog-to-digital converters，ADCs)的關鍵。由於Simulink支援在同一個環境進行類比與數位硬體的建模，你可以在SPICE工具所要求的零碎時間內設計出ADC。

透過Simulink進行快速ADC設計有助於加快參數掃描速度，讓工程師能夠以更短的時間執行細節驗證。利用Mixed-Signal Blockset的測試平台，你可以快速評估積分和微分的非線性以及雜訊表現。

了解更多
SerDes和高速連結

SerDes和高速連結

以高資料率進行訊號完整性分析和SerDes序列與DDR平行等化器系統的運作模擬在速度上可能非常緩慢，也有可能耽誤專案進行的時間並限制了設計探索的空間。

SerDes Designer app可以在關鍵的時候幫助你分析任意的高速通道等化器組合，包含為預先強調(pre-emphasis)和等化的不同架構使用NRZ或PAM4訊號。透過這個app，你可以自動產生Simulink模型來進一步調整適性等化演算法，或者你也可以從自有的模型開始，並加入你的專屬演算法。你可以利用SerDes Toolbox(SerDes工具箱)自動產生雙重IBIS-AMI模型(dual IBIS-AMI models)，並且會出模型至Signal Integrity Toolbox (訊號完整性工具箱)來進行系統整合及客製化的通道驗證。

了解更多
RF功率放大器的數位預失真(Digital Predistortion，DPD)

RF功率放大器的數位預失真(Digital Predistortion，DPD)

數位預失真是一個簡單的理論，但是卻不容易實踐。MATLAB提供一個可以控制測試設備、分析複雜資料、以及建立DSPs或FPGAs演算法的單一環境，還能夠深入了解RF功率放大器(power amplifiers，PA)所帶來的影響。

在MATLAB，你可以很容易地依變更的渥爾特拉級數(Volterra series)建立PA模型，包含記憶(memory)和非線性(nonlinearity)，並且利用RF Blockset™的Circuit Envelope來模擬它。透過你有所擁有的DPD演算法在閉迴路模擬RF PA可以幫助你在實際進到實驗室之前先估計時間、量化、以及額外的RF效果。

了解更多

快速入門