terasoft

MATLAB® & Simulink®與混合訊號系統

類比和混合訊號系統的分析、設計、與驗證

MATLAB® 與 Simulink® 可協助你進行混合訊號系統的行為建模、快速設計探索、設計之前的分析、驗證等任務。

在開始積體電路(integrated circuits，ICs)的設計時，你可以利用混合訊號模塊組(Mixed-Signal Blockset™)提供的PLLs和ADCs模型，建立以資料表單來描繪規格的模塊，並且納入類比損耗。內建的分析工具與量測測試平台(testbenches)可讓驗證工作變得更容易。

針對像是PCI Expres®、USB、DDR、Ethernet等高速連接的分析，可以使用SerDes工具箱(SerDes Toolbox™)來建立和評估通道等化器的規劃並為通道模擬自動產生IBIS-AMI模型。

    MATLAB和Simulink可協助下列幾種任務：
  • 為PLLs、DACs、ADCs、SerDes、SMPS等混合訊號系統建立行為模型
  • 遵照由上而下(top-down)的方法評估類比-數位設計取捨
  • 透過協同模擬或建立SystemVerilog模組和IBIS-AMI模型來連接系統層級型與EDA工具
  • 對高速串列和並行鏈路進行模擬和分析來提高訊號完整性(signal integrity)
  • 在生產測試晶片之前進行類比/數位硬體和控制邏輯等設計驗證

觀看影片/下載投影片

由上而下的類比混合訊號系統建模與分析

使用MATLAB進行混合訊號系統設計

混合訊號分析

混合訊號分析

在最高層級的抽象概念階段，你可以利用MATLAB來分析基本系統架構；比如：二階還是三階的三角波調變器(sigma-delta modulator)比較好？哪一種PLL最合適？波德圖(Bode plots)對於系統的穩定性透漏了些什麼？

MATLAB和Simulink的分析工具可以幫你探索設計空間並找出設計的最佳的起始點。舉例來說，混合訊號模塊(Mixed-Signal Blockset)利用MATLAB功能來執行PLLs的閉路及開路靜態分析，並快速設計出迴路濾波器(loop filters)。

MATLAB提供比試算表或C/C++等傳統編程語言更強大的分析和視覺化功能。不過，MATLAB可以與Microsoft® Excel®和C/C++整合，所以可以不用捨棄原本的投入的心血。

了解更多
由上而下的混合訊號設計

由上而下的混合訊號設計

利用並詳細規劃行為模型與量測測試平台，讓設計和驗證更快速。在Simulink，你可以在同一個環境進行類比電路、控制邏輯和各種抽象化程度的數位硬體的模擬。

類比電子的描述，可以使用在”轉換函式”這個抽象化程度的連續時間訊號或者利用電子電力系統模擬模塊組(Simscape Electrical™)來建立電壓、電流，以及RLC元件、運算放大器(op-amps)、切換開關等零件的模型。

利用浮點準確性在演算法層級描述數位電子，或者利用任意長度的定點資料類型執行bit-accurate的模擬，包含量化和飽和效果。最後，產生以ASICs與FPGAs為目標的可合成HDL程式碼。

利用MATLAB函式或Stateflow®以演算法層級描述控制邏輯和狀態機。你可以使用定點資料類型並決定是要產生以微控制器為目標硬體的嵌入式C/C++程式碼，或者以ASICs和FPGAs為目標硬體的可合成HDL程式碼。

了解更多
混合訊號驗證

混合訊號驗證

系統層級模型需與設計流程的下一個步驟銜接。有幾種可以使用MATLAB和Simulink模型做為SPICE模型、HDL程式碼或硬體測試工具的不同方法。

協同模擬(cosimulation)是一種不同工具間在執行階段的連結。在每一次的模擬階段，資料會在工具之間進行交換，幫助它們一起執行同一個模型的模擬。在類比領域，Cadence® Virtuoso®的AMS Designer提供能夠連結到Simulink的協同模擬。而在數位領域，HDL設計驗證工具(HDL Verifier™)為迴圈測試(in the loop testing)提供了到第三方HDL模擬器及FPGA板的連結。

對於迴歸測試和功能驗證環境的再利用，你可以將MATLAB演算法和Simulink模型匯出為SystemVerilog模組來善用DPI-C介面。

你可以透過MATLAB分析IC模擬結果，將資料以更有效的方式視覺化，然後更進一步地透過最佳化、機器學習、深度學習等技巧來精進行為模型。

裝置測試是混合訊號驗證的最終階段。在這個階段，MATLAB和Simulink與各種測試設備整合，幫助你建立可透過模型、控制測試設備、分析結果來建立測試向量的測試系統。

了解更多
鎖相迴路(Phase-Locked Loops，PLL)

鎖相迴路(Phase-Locked Loops，PLL)

電晶體層級的模型雖然精確，不過鎖相迴路的設計的速度卻相當緩慢。反饋迴路(feedback loop)通常需要長時間的模擬來捕捉鎖定時間，還有少部分的模擬時間來精準預測相位雜訊(phase-noise)效果。Simulink和混合訊號模塊組(Mixed-Signal Blockset)利用一個可變步階求解器(variable step solver)，在不需要過抽樣(oversampling)的情況下，可以讓PLL的模擬速度加快。

而對於傳承下來的控制設計，Simulink提供一個模擬引擎。這個模擬引擎在以反饋迴路進行系統模擬時十分有效率。有了行為建模與快速模擬方法的結合，PLL設計的模擬可以從原本需要幾天的時間縮短為幾分鐘內便可完成。

了解更多
資料轉換器 (ADC/DAC)

資料轉換器 (ADC/DAC)

快速模擬連續與離散時間訊號的能力是設計及驗證類比數位轉換器(analog-to-digital converters，ADCs)的關鍵。由於Simulink支援在同一個環境進行類比與數位硬體的建模，你可以在SPICE工具所要求的零碎時間內設計出ADC。

透過Simulink進行快速ADC設計有助於更快的參數掃描，讓工程師能夠以更少的時間執行細節驗證。利用混合訊號模塊組的測試平台，你可以快速評估積分和微分的非線性以及雜訊表現。

了解更多
SerDes和高速連結

SerDes和高速連結

以高資料速率分析、模擬SerDes序列和DDR平行等化器系統的運作的速度可能非常緩慢，也有可能耽誤專案進行的時間並限制了設計探索的空間。

SerDes Designer app可以在關鍵的時候幫助你分析任意的高速通道等化器組合，包含為預先強調(pre-emphasis)和等化的不同架構使用NRZ或PAM4訊號。透過這個app，你可以自動產生Simulink模型來進一步調整適性等化演算法，或者你也可以從自有的模型開始，並加入你的專屬演算法。對於系統整合及通道驗證，你可以利用SerDes工具箱自動產生雙重IBIS-AMI模型(dual IBIS-AMI models)。

了解更多
RF功率放大器的數位預失真(Digital Predistortion，DPD)

RF功率放大器的數位預失真(Digital Predistortion，DPD)

數位預失真是一個簡單的理論，但卻很難實施。MATLAB提供一個可以控制測試設備、分析複雜資料、以及建立DSPs或FPGAs演算法的單一環境，又能夠深入了解RF功率放大器(power amplifiers，PA)所帶來的影響。

在MATLAB，你可以很容易地依變更的渥爾特拉級數(Volterra series)建立PA模型，包含記憶(memory)和非線性(nonlinearity)，並且利用射頻模擬模塊組(RF Blockset™)的Circuit Envelope來模擬它。透過你有的DPD演算法在閉迴路模擬RF PA可以幫助你在實際進到實驗室之前先估計時間、量化、以及額外的RF效果。

了解更多

快速入門懶人包

五個階段資源大集合，透過影片、技術文件、範例程式碼幫助你對利用Simulink工具開發混合訊號系統快速上手。

  • 第一階段 - 新手篇：利用Simulink建立混合訊號模型
  • 第二階段 - 利用Simscape進行類比系統與損耗建模
  • 第三階段 - 數位設計與HDL程式碼生成
  • 第四階段 - 混合訊號系統驗證
混合訊號系統懶人包傳送門