創新的FPGA/SoC每秒千兆次取樣(GSP/S)訊號處理解決方案 Innovative Gigasamples-per-Second Signal Processing Solution for FPGA/SoC
Kishore Siddani, MathWorks
在本段演講，我們將探索與運用在5G NR、雷達、以及訊號智能等尖端科技的高速資料流處理有關的挑戰和解決方案。隨著類比到數位轉換器(analog-to-digital converters，ADCs)的進展，催生了新的DSP演算法架構以滿足這些應用對性能表現的嚴格要求。我們將鑽研有效的建模策略，探索並且為各種DSP演算法進行硬體架構模擬。除此之外，我們將討論產生可合成的VHDL及Verilog程式碼的方法，協助FPGA與SoC平台的無縫部署實現。
本段演講將討論 ：
- 運用以模型為基礎的設計方法來對DSP演算法建模與模擬，以有效地將FPGA/ASIC平台作為實現目標。
- 利用數位降頻轉換(Digital Down Conversion，DDC)範例來檢查並促成有效率的基於取樣與基於框架的處理。
- 使用最佳的實踐方式分析並改善硬體設計，以將延遲、吞吐量、與資源使用最佳化。
- 產生可讀、可合成的VHDL和Verilog程式碼來進行FPGA部署。
- 使用DSP HDL IP Designer APP輕鬆為DSP演算法產生HDL程式碼和DPI-C測試平台。